1 Introduzione 1

1.1 Evoluzione della progettazione dei sistemi digitali 1
1.2 Flusso di progettazione dei sistemi digitali 2
1.3 Obiettivi del libro 9
1.4 Struttura ragionata del libro 10

2.1 Introduzione 13
2.2 Codifica dell’informazione non numerica 14
2.3 Codifica dell’informazione numerica: notazione posizionale 15
2.4 Conversioni di base 16
2.5 Codifica ottale e esadecimale 19
2.6 Codifica binaria delle cifre decimali 20
2.7 Rappresentazione geometrica dei numeri binari 21
2.8 Distanza di Hamming 23
2.8.1 Codici a distanza di Hamming unitaria 24
2.9 Aritmetica binaria 26
2.9.1 Addizione binaria 27
2.9.2 Sottrazione binaria 29
2.9.3 Rappresentazione dei numeri negativi 30
2.9.4 Scorrimento 36
2.9.5 Moltiplicazione binaria 36
2.9.6 Divisione binaria 39
2.10 Notazione in virgola fissa e in virgola mobile 42
2.11 Notazione in virgola mobile 43
2.11.1 Rappresentazione non biunivoca 44
2.11.2 Definizione della mantissa 45
2.11.3 Relazione tra numero di bit della mantissa e dell’esponente 45
2.11.4 Il problema delle eccezioni 47
2.11.5 Convenzioni per la rappresentazione dei numeri in virgola mobile 48
2.11.6 Standard IEEE 754 - 1985 50
2.12 Il problema degli errori: codici rilevatori e correttori 53
2.12.1 Codici rilevatori dell’errore singolo 54
2.12.2 Codici correttori dell'errore singolo 55
2.13 Esercizi

3.1 Perché l'algebra Booleana 59
3.2 Proprietà e teoremi fondamentali 63
3.3 Dalla funzione al circuito 64
3.4 Forme canoniche 69
3.5 Esercizi con strumenti automatici 70
3.6 Esercizi 80

4.1 Motivazioni 81
4.2 Minimizzazione a due livelli di reti combinatorie a un’uscita 85
4.2.1 Metodo di Quine-McCluskey 90
4.2.2 Esercizi con strumenti automatici 98
4.3 Minimizzazione a due livelli di reti combinatorie a più uscite 101v 4.3.1 Metodo di Quine-McCluskey per funzioni a più uscite 103
4.4 Minimizzazione a più livelli di reti combinatorie 107
4.4.1 Modelli di rappresentazione 110
4.4.2 Modello algebrico 113
4.4.3 Trasformazioni algebriche 113
4.4.4 Trasformazioni Booleane 117
4.4.5 Esercizi con strumenti automatici 122
4.5 La valutazione dei ritardi 127
4.5.1 Esercizi con strumenti automatici 129
4.6 Esercizi 131

5.1 Introduzione 133
5.2 Bistabili 134
5.2.1 Bistabili asincroni 135
5.2.2 Bistabili sincroni 139
5.3 Registri a scorrimento; bistabili master-slave 144
5.4 Progetto dei contatori 146
5.4.1 Progetto dei contatori sincroni 147
5.4.2 Progetto dei contatori asincroni 152
5.5 Macchine a stati finiti 157
5.6 Esercizi con strumenti automatici 161
5.7 Esercizi 164

6.1 Introduzione 167
6.2 Il progetto basato su macchine a stati finiti 167
6.2.1 FSM come modello di descrizione di un circuito sequenziale 168
6.2.2 Dalla FSM al circuito sequenziale 177
6.3 Minimizzazione degli stati 179
6.3.1 Macchine completamente specificate 180
6.3.2 Macchine non completamente specificate 186
6.4 Assegnamento degli stati 192
6.5 Minimizzazione logica 196
6.6 Esercizi con strumenti automatici 198
6.6.1 Dalla FSM al circuito sequenziale 200
6.6.2 Minimizzazione degli stati 206
6.6.3 Assegnamento degli stati 210
6.6.4 Minimizzazione logica 211
6.7 Esercizi 213

7.1 Introduzione 221
7.2 Reti sequenziali asincrone in modo impulsivo 222
7.3 Reti sequenziali asincrone in modo fondamentale 227
7.4 Esercizi 249

8.1 Motivazioni 255
8.2 Algoritmi euristici di associazione 256
8.2.1 Esercizi con strumenti automatici 260
8.3 Il problema dell’associazione per componenti programmabili 262
8.3.1 Esercizi con strumenti automatici 268

10.1 Introduzione 307
10.2 Registri 308
10.2.1 Registro parallelo/parallelo 308
10.2.2 Registro seriale/seriale 310
10.2.3 Registro parallelo/seriale 311
10.3 Unità funzionali 313
10.3.1 Selezione 314
10.3.2 Aritmetiche 320
10.3.3 Logiche 324
10.3.4 Confronto 326
10.4 La progettazione di un data path 329
10.5 Esercizi con strumenti automatici 331
10.6 Esercizi 336

11.1.1 Descrizione di un data path 349
11.1.2 Esercizi con strumenti automatici 349
11.2 La descrizione formale delle specifiche: grafi dei dati e del controllo 351
11.3 Dalla rappresentazione al progetto: il problema dello scheduling 357
11.3.1 Gli algoritmi di scheduling 358
11.3.2 Il problema dell’allocazione 368
11.4 Macchina a stati finiti con unità di elaborazione (FSMD) 375
11.4.2 Esercizi con strumenti automatici 378
11.5 Il miglioramento delle prestazioni: il pipelining 382
11.6 Esercizi 392

A.1 Motivazioni 397
A.2 VHDL 401
A.2.1 Caratteristiche generali 402
A.2.2 Dichiarazione di entità 404
A.2.3 Architettura 405
A.2.4 Configurazione 408
A.2.5 Lo stile di descrizione concorrente 409
A.2.6 Lo stile di descrizione sequenziale 411
A.2.7 Confronto 414
A.2.8 Costrutti maggiormente utilizzati 416
A.2.9 Regole di sintesi automatica dal livello RT 426
A.3 SystemC 428
A.3.1 La progettazione basata su SystemC 429
A.3.2 Moduli e gerarchia 431
A.3.3 Porte segnali e tipi 432
A.3.4 La concorrenza 435
A.3.5 Waiting e watching 438
A.3.6 Un esempio completo 439
A.3.7 Note sulla sintesi automatica 443

B.1 SIS 445
B.1.1 BVE 447
B.2 VHDL 448
B.3 SystemC 452